quartus ii 13.0免費（fèi）版

quartus ii 13.0是（shì）一（yī）款免費（fèi）的PLD設計軟件。小編提（tí）供的這（zhè）款安裝程序擁有強大（dà）的邏輯編程功（gōng）能，具備正式版的所有功（gōng）能特（tè）性，歡迎大（dà）家來綠色資源網下載（zǎi）。

功能介紹

1.自動定位編譯錯誤；

2.高效（xiào）的期間（jiān）編程與驗證工具；

3.功能強大的邏輯綜合工具；

4.芯片（電路）平麵布局連線編輯；

5.定時/時序分（fèn）析與關鍵路徑延時分析（xī）；

6.完備的（de）電路功能仿真與時序邏輯仿真工（gōng）具；

7.使用組合編譯方式可一次完成整體設計（jì）流程；

8.可使用SignalTap II邏輯分析工具進行嵌入式的邏（luó）輯分析；

9.能生成第三方eda軟件（jiàn）使用的VHDL網表文件和Verilog網表文件；

10.支持軟件（jiàn）源文件的添加和創建，並（bìng）將它們鏈接起來生成編程文件。

軟件特點

1.Altera Quartus II 作為一種可編程邏輯的設計環境， 由於其（qí）強大的設計能力和直觀易用的接口，越來越受到數（shù）字係統（tǒng）設計者的歡（huān）迎。

2.Quartus II提供了完全集成且與（yǔ）電路結構無關的開發包環境，具有（yǒu）數（shù）字邏輯（jí）設計的全部特性，包括：可利用原理圖（tú）、結構框圖、VerilogHDL、AHDL和VHDL完成電路（lù）描述，並將其保（bǎo）存（cún）為設計實體文件；芯片（電路）平麵布局連（lián）線編輯（jí）等功能！

Quartus ii簡介：

Quartus II 是Altera公司的綜合性PLD/FPGA開發軟件，原理圖、VHDL、VerilogHDL以及（jí）AHDL（Altera Hardware 支持（chí）Description Language）等多（duō）種設計輸入形式，內嵌自有的綜合器（qì）以及仿真器，可以完成（chéng）從（cóng）設計輸入到硬件配置（zhì）的完整PLD設計流程。